@@ -2777,10 +2777,6 @@ bool PPCInstrInfo::convertToImmediateForm(MachineInstr &MI,
2777
2777
return false ;
2778
2778
}
2779
2779
2780
- static bool isVFReg (unsigned Reg) {
2781
- return PPC::VFRCRegClass.contains (Reg);
2782
- }
2783
-
2784
2780
bool PPCInstrInfo::instrHasImmForm (const MachineInstr &MI,
2785
2781
ImmInstrInfo &III, bool PostRA) const {
2786
2782
unsigned Opc = MI.getOpcode ();
@@ -3115,7 +3111,7 @@ bool PPCInstrInfo::instrHasImmForm(const MachineInstr &MI,
3115
3111
break ;
3116
3112
case PPC::LXSSPX:
3117
3113
if (PostRA) {
3118
- if (isVFReg (MI.getOperand (0 ).getReg ()))
3114
+ if (isVFRegister (MI.getOperand (0 ).getReg ()))
3119
3115
III.ImmOpcode = PPC::LXSSP;
3120
3116
else {
3121
3117
III.ImmOpcode = PPC::LFS;
@@ -3129,7 +3125,7 @@ bool PPCInstrInfo::instrHasImmForm(const MachineInstr &MI,
3129
3125
break ;
3130
3126
case PPC::LXSDX:
3131
3127
if (PostRA) {
3132
- if (isVFReg (MI.getOperand (0 ).getReg ()))
3128
+ if (isVFRegister (MI.getOperand (0 ).getReg ()))
3133
3129
III.ImmOpcode = PPC::LXSD;
3134
3130
else {
3135
3131
III.ImmOpcode = PPC::LFD;
@@ -3147,7 +3143,7 @@ bool PPCInstrInfo::instrHasImmForm(const MachineInstr &MI,
3147
3143
break ;
3148
3144
case PPC::STXSSPX:
3149
3145
if (PostRA) {
3150
- if (isVFReg (MI.getOperand (0 ).getReg ()))
3146
+ if (isVFRegister (MI.getOperand (0 ).getReg ()))
3151
3147
III.ImmOpcode = PPC::STXSSP;
3152
3148
else {
3153
3149
III.ImmOpcode = PPC::STFS;
@@ -3161,7 +3157,7 @@ bool PPCInstrInfo::instrHasImmForm(const MachineInstr &MI,
3161
3157
break ;
3162
3158
case PPC::STXSDX:
3163
3159
if (PostRA) {
3164
- if (isVFReg (MI.getOperand (0 ).getReg ()))
3160
+ if (isVFRegister (MI.getOperand (0 ).getReg ()))
3165
3161
III.ImmOpcode = PPC::STXSD;
3166
3162
else {
3167
3163
III.ImmOpcode = PPC::STFD;
0 commit comments